IC電路分析再設計系統

從IC拍照及IC去層開始,到IC元件提取及電路分析,我們專門為其打造十套專用軟體,在IC逆向分析工程開始的每一步驟都有專用軟體來提高逆向工程的精準度及其產能。

 

IC電路分析再設計系統
 
   

NetEditor
網表提取工具

提取數位電路和類比電路網表資料並導出標準的Edif200、verilog網表資料

 

 

NetEditorLite
網表提取工具

提取數位電路和類比電路網表資料並導出標準的Edif200、verilog網表資料

 

LayoutEditor
版圖提取工具

提取數位電路和類比電路版圖資料並導出標準CIF版圖資料

主要功能   主要功能   主要功能
  • 高效圖像顯示技術,海量IC照片均可在0.1秒內顯示
  • 多用戶協同工作,使得工程進展速度加快數十倍
  • 高效、實用的識別演算法(線網自動識別、單元8種狀態的自動搜索),95%的正確率,節省人力,同時使得提取速率增十倍甚至百倍,特別是大型數位電路
  • 演算法對圖像要求不高,適應性強
  • 支持ERC檢查及SVS對比,提高提取準確率
  • 導出標準Verilog、Edif200,可以直接導入到Cadence再設計
  • 支援百萬門級電路的提取
 
  • 利用緩存技術顯示IC背景圖像,可支援百G圖像在數十毫秒內作出圖像相應刷新顯示
  • 支援ERC檢查
  • 支持SVS對比
  • 支援標準Verilog、Edif200格式導出
  • 單機版,可脫離伺服器運行
 
  • 高效圖像顯示技術,海量IC照片均可在0.1秒內顯示
  • 高效、實用的識別演算法(線網自動識別、單元8種狀態的自動搜索),95%的正確率,節省人力,同時使得提取速率增數十倍甚至百倍,特別是大型數位電路
  • 演算法對圖像要求不高,適應性強
  • 支援即時DRC或全局DRC,提供相應錯誤報告
  • 導出標準CIF,可以直接導入到Cadence
  • 支持多用戶協同工作
  • 支援百萬門級電路的提取

 

功能比較

  NetEditorLite NetEditor LayoutEditor
多用戶協作 不支持 支持 支持
線網自動識別 不支持 支持 支持
單元自動識別 不支持 支持 支持
ERC 支持 支持 不支持
DRC 不支持 不支持 支持
SVS 支持 支持 不支持
導出格式 Edif200,Verilog Edif200,Verilog CIF
脫離伺服器運行 支持 不支持 不支持

 

 

ChipDataSvr
資料存儲伺服器

所有工程的圖像資料及分析資料都存儲在裝有此軟體的電腦內,以便多用戶協同工作

主要功能

C/S分散式資料庫, 能夠提供百萬門量級的IC 設計資料,實現設計團隊的無縫協同工作,從而極大地提高超大型積體電路的設計效率。