IC电路分析再设计系统

从IC拍照及IC去层开始,到IC组件提取及电路分析,我们专门为其打造十套专用软件,在IC逆向分析工程开始的每一步骤都有专用软件来提高逆向工程的精准度及其产能。

 

IC电路设计服务
 
   

NetEditor
网表提取工具

提取数字电路和模拟电路网表数据并导出标准的Edif200丶verilog网表数据

 

 

NetEditorLite
网表提取工具

提取数字电路和模拟电路网表数据并导出标准的Edif200丶verilog网表数据

 

LayoutEditor
版图提取工具

提取数字电路和模拟电路版图数据并导出标准CIF版图数据

主要功能   主要功能   主要功能
  • 高效图像显示技术,海量IC照片均可在0.1秒内显示
  • 多用户协同工作,使得工程进展速度加快数十倍
  • 高效丶实用的识别算法(线网自动识别丶单元8种状态的自动搜索),95%的正确率,节省人力,同时使得提取速率增十倍甚至百倍,特别是大型数字电路
  • 算法对图像要求不高,适应性强
  • 支持ERC检查及SVS对比,提高提取准确率
  • 导出标准Verilog丶Edif200,可以直接导入到Cadence再设计
  • 支持百万门级电路的提取
 
  • 利用缓存技术显示IC背景图像,可支持百G图像在数十毫秒内作出图像相应刷新显示
  • 支持ERC检查
  • 支持SVS对比
  • 支持标准Verilog丶Edif200格式导出
  • 单机版,可脱离服务器运行
 
  • 高效图像显示技术,海量IC照片均可在0.1秒内显示
  • 高效丶实用的识别算法(线网自动识别丶单元8种状态的自动搜索),95%的正确率,节省人力,同时使得提取速率增数十倍甚至百倍,特别是大型数字电路
  • 算法对图像要求不高,适应性强
  • 支持实时DRC或全局DRC,提供相应错误报告
  • 导出标准CIF,可以直接导入到Cadence
  • 支持多用户协同工作
  • 支持百万门级电路的提取

 

功能比较

  NetEditorLite NetEditor LayoutEditor
多用户协作 不支持 支持 支持
线网自动识别 不支持 支持 支持
单元自动识别 不支持 支持 支持
ERC 支持 支持 不支持
DRC 不支持 不支持 支持
SVS 支持 支持 不支持
导出格式 Edif200,Verilog Edif200,Verilog CIF
脱离服务器运行 支持 不支持 不支持

 

 

ChipDataSvr
数据存储服务器

所有工程的图像数据及分析数据都存储在装有此软件的计算机内,以便多用户协同工作

主要功能

C/S分布式数据库, 能够提供百万门量级的IC 设计数据,实现设计团队的无缝协同工作,从而极大地提高超大规模集成电路的设计效率。