验证仿真

随着现代集成电路技术的发展,尤其是IP的大量使用,芯片的规模越来越大,系统功能越来越复杂,普通的EDA和FPGA 仿真在速度和性能上已经无法胜任芯片仿真验证的要求,功能验证已经成为大规模芯片设计的一个瓶颈;同时复杂的SOC系统需要相应的软件,由于芯片研发的周期越来越长,传统的软硬件顺序开发的方式受到了市场压力的巨大挑战,软硬并行开发成为将来大规模IC系统设计的一个趋势。

为满足复杂的SOC系统需要,芯联成特别引进Mentor Graphics 公司Veloce 验证平台在超大规模IC系统中仿真验证的应用。借助Veloce的高速和大容量的特性,极大的提高功能验证的效率,解决由于芯片规模大FPGA无法验证的问题,保证芯片的按时投片。同时通过和Jtag 的联合使用,成功解决软硬件的联合仿真和并行开发。

Veloce验证平台不仅具有通用化和1.2亿们的容量,而且具有比EDA工具快100-1000倍的速度,最重要的是它的Isolve 系列产品(Isolve Uart-Jtag,Isolve Ethernet, Isolve Arm, Isolve PCIE) 可以为软件提供调试接口,因此在实际项目中,我们采用了Veloce 验证平台和Jtag 联合调试方案,解决了该款芯片多核验证和软硬件协同仿真的难题。