电路提取

根据芯片解剖拍照后获取的图像背景,对芯片提图区域进行图像识别,通过单元放置丶线网绘制(可自动识别),孔 /引脚自动吸附连接丶ERC检查与调试,最终转换为平坦化原理图的过程。 为了保证电路提取的正确率,采用两遍线网提取的方式,然后进行网表对比验证(即SVS验证),最终得到平坦化原理图。导出标准数据格式(EDIF200, CDL, SPICE, Verilog, etc.)