驗證仿真

隨著現代積體電路技術的發展,尤其是IP的大量使用,晶片的規模越來越大,系統功能越來越複雜,普通的EDA和FPGA 仿真在速度和性能上已經無法勝任晶片仿真驗證的要求,功能驗證已經成為大規模晶片設計的一個瓶頸;同時複雜的SOC系統需要相應的軟體,由於晶片研發的週期越來越長,傳統的軟硬體順序開發的方式受到了市場壓力的巨大挑戰,軟硬並行開發成為將來大規模IC系統設計的一個趨勢。

為滿足複雜的SOC系統需要,芯聯成特別引進Mentor Graphics 公司Veloce 驗證平臺在超大規模IC系統中仿真驗證的應用。借助Veloce的高速和大容量的特性,極大的提高功能驗證的效率,解決由於晶片規模大FPGA無法驗證的問題,保證晶片的按時投片。同時通過和Jtag 的聯合使用,成功解決軟硬體的聯合仿真和並行開發。

Veloce驗證平臺不僅具有通用化和1.2億們的容量,而且具有比EDA工具快100-1000倍的速度,最重要的是它的Isolve 系列產品(Isolve Uart-Jtag,Isolve Ethernet, Isolve Arm, Isolve PCIE) 可以為軟體提供調試介面,因此在實際專案中,我們採用了Veloce 驗證平臺和Jtag 聯合調試方案,解決了該款晶片多核驗證和軟硬體協同仿真的難題。